Integração 3D monolítica de transistores de silício: um processo escalável para empilhamento vertical de camadas de silício monocristalino ultrarrfinas (≤10 nm) permite a fabricação sequencial de múltiplos níveis de transistores complementares sem junção no mesmo substrato inicial em baixas temperaturas, com rendimento >98%
matse.illinois.edu/news/85775
🤳 r/Litvi